ESD防护器件制造商全程EMC技术支持

I3C加ESD二极管后出现NACK或HDR失败，先不要直接换成更低电容型号。故障需要按发生阶段拆开：地址和ACK/NACK涉及开漏及上拉管理，数据传输大量使用推挽，HDR又有自己的模式与能力协商。若所有阶段只看一张SDA波形，器件负载、上拉、布线支路和软件模式很容易混在一起。这是一套排查方案，不是客户案例。文中的记录表故意不填写“改善比例”或“通过次数”；没有目标板原始波形和重复测试数据，就不应编一个结果。

先回答一个问题：错误发生在哪一帧

NACK只是总线观察到的结果。它不能单独说明是ESD二极管电容过大，也不能证明目标器件没有响应。第一轮抓包要同时记录协议阶段、SCL/SDA波形、控制器错误状态和电源状态。

MIPI官方FAQ给出的SDR基础原始速率为12.5 Mbps，在12.5 MHz下实际数据率约11 Mbps；HDR模式最高原始速率为33.3 Mbps，实际约30 Mbps。不同模式对同一保护支路的敏感位置不同。SDR能通信，不能证明HDR数据段还有足够余量。

原板、加器件板必须共用一张测试条件表

故障排查最怕两块板“看起来一样”，实际上固件、目标器件或探头位置已经变了。动烙铁前，先固定下表。

恢复A不是多余步骤。如果恢复后基线也变差，差异可能来自焊盘损伤、焊剂残留、探头负载、线缆移动或温度，而不是器件本身。

地址和ACK/NACK阶段，先看SDA释放与上拉

I3C的SCL由活动控制器推挽驱动。SDA在数据传输时大量使用推挽，但动态地址分配仲裁、地址头以及ACK/NACK等活动会用到开漏状态和上拉。控制器还可能动态管理上拉或High-Keeper。

如果错误集中在地址后第9位，建议把示波器触发放在NACK帧附近，比较以下信号：

• 控制器何时停止主动驱动SDA；
• 目标器件何时把SDA拉低；
• SDA从低到高的斜率和稳定高电平；
• 同一时刻VDDIO有没有跌落或振铃；
• 新增ESD器件是否跨在正确参考地上，板面是否有污染漏电。

调小或调大上拉值只能作为受控实验。上拉过弱会拖慢开漏阶段，上拉过强会增加目标器件拉低时的电流。I3C控制器若使用内部或动态上拉，外部电阻的作用也不能照搬I²C经验。修改前先读控制器和目标器件手册。

SDR正常而HDR失败，转去看边沿和支路

HDR失败时，把协议错误和模拟波形对到同一时间轴。重点不是追求“边沿越快越好”，而是确认接收端看到的电平、建立保持关系以及振铃是否仍在器件允许范围内。

保护器件带来的影响包括硅结电容、封装寄生、焊盘、电流回流过孔和T形支路。更换为较低Cj器件后如果布局不变，可能有改善，也可能几乎没有变化。判断要落到同一测点和相同测试条件。

按下面的顺序改动，证据更清楚：

1. 保留器件，缩短支路并调整回流过孔；
2. 保留布局，仅更换经电压窗口筛选后的候选器件；
3. 保留器件与布局，改变目标模式或时钟，找出失效边界；
4. 每次只改一个变量，随后恢复原配置复测。

如果同时换器件、改上拉、降时钟并更新固件，即使故障消失，也不能知道哪项改动有效。

ESD二极管的参数怎样进入排查记录

ESD器件至少记录VRWM、VBR、VC与对应IPP、Cj测试条件、极性、封装和完整料号。I3C的工作电压由系统VDDIO决定，不存在一颗对所有I3C总线通用的型号。

低电容只解决信号负载的一部分。VRWM太低会影响正常电平或漏电，VC过高又可能保护不了后级；器件距离入口过远，放电电流还会先经过敏感区域。整改时需要同时画出信号路径和ESD电流回路。

什么时候可以把问题归到保护支路

只有在A/B/A结果可重复、其他条件固定，并且故障随保护支路的单一变化出现和消失时，才能说保护支路与问题存在因果关系。若只是B板失败而A板成功，结论还不够，因为两块板可能存在装配和器差。

更稳妥的发布结论应写明：测试的PCB版本、总线模式、设备数量、循环次数、器件完整料号、测点，以及修改前后错误计数。缺少这些字段，就把内容保留为排查记录，不写成“某型号解决I3C NACK”的成功案例。